발광 표시 장치
핵심 아이디어Key idea — 구동 TFT를 두 커패시터 사이에 두고 그 반도체층을 다른 TFT와 같은 열 방향으로 길게 배치해서, 레이저 결정화 방향을 맞추고 채널을 길게 만들었다.The drive TFT sits between the two capacitors and its semiconductor runs along the same column direction as the other TFTs, aligning the laser-crystallisation direction and lengthening the channel.
특허 요약Patent in brief — 삼성SDI의 발광 표시 장치(2005)다. 문턱 전압 보상용 커패시터를 가진 픽셀 회로에서, 구동 TFT를 두 커패시터 사이에 두고 그 반도체층을 다른 반도체층과 같은 열 방향으로 길게 배치하는 레이아웃을 청구한다.Samsung SDI emissive display (2005). In a pixel with a threshold-compensation capacitor, the drive TFT sits between the two capacitors and its semiconductor runs in the same column direction as the others; the claims are about this layout.
검증 결론Verification result — 청구 대상이 회로 연결이 아니라 배치(레이아웃)라서 회로 시뮬레이션으로 검증할 대상이 아니다. 주장하는 효과(레이저 결정화 방향 통일에 의한 균일성, 긴 채널로 미세 전류)는 공정·레이아웃 문제다. 구동 파형도도 없다(준비도 3/6).The claims cover layout, not connections, so circuit simulation cannot verify them. The claimed effects (uniformity from a common laser-crystallisation direction, small current from a long channel) are process and layout matters. There is no drive waveform either (readiness 3/6).
이 공보에는 발명의 구동 파형도가 없다. 회로도가 없으면 넷리스트를, 구동 파형이 없으면 자극 파일을 만들 근거가 없다. 아래 내용은 문서 구조 분석까지다.This publication has no drive waveform of the invention. Without a circuit there is no netlist, and without a drive waveform there is no stimulus. What follows is document analysis only.
해결하려는 과제Problem
레이저 결정화 방향이 TFT마다 다르면 특성이 달라지고, 채널이 짧은 구동 TFT로는 아주 작은 OLED 전류를 정밀하게 만들기 어렵다.If the laser-crystallisation direction differs between TFTs their characteristics differ, and a short-channel drive TFT cannot set very small OLED currents precisely.
공보 요약 원문 보기Show the publication abstract
본 발명은, 효율적인 화소영역의 배치구조를 갖는 발광 표시 장치를 제공하는 것이다. 본 발명에 따른 화소 회로는, 제어전극이 주사선에 전기적으로 연결되고, 선택신호에 응답하여 턴온되어데이터신호를 전달하는 스위칭 트랜지스터와, 일전극이 전원전극선에 전기적으로 연결되고 데이터 신호에대응하는 전압을 충전하는 저장커패시터와, 저장커패시터에 충전된 전압에 대응하는 전류를 출력하는 구동트랜지스터 및 구동 트랜지스터의 문턱전압에 대응하는 전압을 충전하는 문턱전압 커패시터를 포함한다. 여기서 구동 트랜지스터는 커패시터들 사이 영역에 배치되며, 구동 트랜지스터를 형성하는 반도체층은 제2 방향으로 연장되어 형성된다. 또한, 커패시터들은 제1 방향보다 제2 방향으로 더 길게 연장될 수 있다.
청구항 1~3Claims 1–3
청구항Claim 1 독립independent
제1 방향으로 뻗어 있으며 선택 신호를 각각 전달하는 주사선, 상기 주사선에 절연되어 교차하고 제2 방향으로 뻗어 있으며 데이터 신호를 전달하는 데이터선 및 상기 주사선과 데이터선에 각각 연결되는 화소 회로를 포함하는 발광 표시장치에 있어서, 상기 화소 회로는, 제어전극이 상기 주사선에 전기적으로 연결되고, 상기 선택신호에 응답하여 턴온되어 상기 데이터신호를전달하는 제1 트랜지스터; 일전극이 상기 전원전극선에 전기적으로 연결되고 상기 데이터 신호에 대응하는 전압… (펼치기)(more)
제1 방향으로 뻗어 있으며 선택 신호를 각각 전달하는 주사선, 상기 주사선에 절연되어 교차하고 제2 방향으로 뻗어 있으며 데이터 신호를 전달하는 데이터선 및 상기 주사선과 데이터선에 각각 연결되는 화소 회로를 포함하는 발광 표시장치에 있어서, 상기 화소 회로는, 제어전극이 상기 주사선에 전기적으로 연결되고, 상기 선택신호에 응답하여 턴온되어 상기 데이터신호를전달하는 제1 트랜지스터; 일전극이 상기 전원전극선에 전기적으로 연결되고 상기 데이터 신호에 대응하는 전압을 충전하는 제1 커패시터; 상기 커패시터에 충전된 전압에 대응하는 전류를 출력하는 제2 트랜지스터; 및상기 제2 트랜지스터의 문턱전압에 대응하는 전압을 충전하는 제2 커패시터를 포함하고, 상기 제2 트랜지스터는 상기 제1 및 제2 커패시터 사이 영역에 배치되며, 상기 제2 트랜지스터를 형성하는반도체층은 상기 제2 방향으로 연장되어 형성되는 발광 표시 장치.
청구항Claim 2 종속 → 1depends on 1
제1항에 있어서, 상기 제1 및 제2 커패시터는 상기 제1 방향보다 제2 방향으로 더 길게 연장된 발광 표시 장치.
청구항Claim 3 독립independent
제1 방향으로 뻗어 있으며 제1 및 제2 선택 신호를 각각 전달하는 제1 및 제2 주사선; 상기 제1 및 제2 주사선에 절연되어 교차하고 제2 방향으로 뻗어 있으며 제1 및 제2 데이터 신호를 전달하는 제1 및 제2 데이터선; 상기 제1 및 제2 주사선에 절연되어 교차하고 제2 방향으로 뻗어 있으며 상기 제1 및 제2 데이터선 사이에배치되는 전원전극선; 및상기 제1 및 제2 주사선과 제1 및 제2 데이터선에 의해 구분되는 화소 영역에 배치되는 화소 회로를 포함하… (펼치기)(more)
제1 방향으로 뻗어 있으며 제1 및 제2 선택 신호를 각각 전달하는 제1 및 제2 주사선; 상기 제1 및 제2 주사선에 절연되어 교차하고 제2 방향으로 뻗어 있으며 제1 및 제2 데이터 신호를 전달하는 제1 및 제2 데이터선; 상기 제1 및 제2 주사선에 절연되어 교차하고 제2 방향으로 뻗어 있으며 상기 제1 및 제2 데이터선 사이에배치되는 전원전극선; 및상기 제1 및 제2 주사선과 제1 및 제2 데이터선에 의해 구분되는 화소 영역에 배치되는 화소 회로를 포함하는상기 화소 회로는, 제어전극이 상기 제1 주사선에 전기적으로 연결되고, 상기 제1 선택신호에 응답하여 턴온되어 상기 제1 데이터신호를 전달하는 제1 트랜지스터; 일전극이 상기 전원전극선에 전기적으로 연결되고 상기 제1 데이터 신호에 대응하는 전압을 충전하는 제1 커패시터; 상기 제1 커패시터에 충전된 전압에 대응하는 전류를 출력하는 제2 트랜지스터; 상기 제2 트랜지스터의 제어전극과 상기 제1 커패시터 사이에 전기적으로 연결되어 상기 제2 트랜지스터의문턱전압에 대응되는 전압을 충전하는 제2 커패시터; 제어전극이 상기 제2 주사선에 전기적으로 연결되고, 상기 제2 선택신호에 응답하여 턴온되어 상기 제2 트랜지스터를 다이오드 연결하는 제3 트랜지스터; 제어전극이 상기 제2 주사선에 전기적으로 연결되고, 상기 제2 선택신호에 응답하여 턴온되어 상기 제1 커패시터와 병렬 연결되는 제4 트랜지스터; 상기 제1 트랜지스터로부터 출력된 전류에 대응하는 빛을 방출하는 복수의 발광소자들; 및상기 제2 트랜지스터와 상기 발광소자들 각각을 전기적으로 연결하는 복수의 제5 트랜지스터들을포함하고, 상기 화소 회로가 배치되는 화소 영역에서, 상기 제1, 제2, 제3, 제4 및 제5 트랜지스터를 각각 형성하는제1, 제2, 제3, 제4 및 제5 반도체층영역은 상기 제1 방향으로 뻗은 길이보다 상기 제2 방향으로 연장된길이가 더 길고, 상기 제2 반도체층영역에 포함된 채널영역은 제1, 제3, 제4 및 제5 반도체층영역에 포함된 채널영역보다긴 발광 표시 장치.
전체 5개 청구항 중 1~3항만 싣는다. 전체는 원문 PDF.Claims 1–3 of 5; the rest are in the source PDF.
회로 관련 주요 키워드Key circuit keywords
요약·청구항·명세서 전체에서 센 출현 횟수.Occurrence counts over abstract, claims and description.
해석Analysis
Claude (Opus 5.5)가 원문·도면·시뮬레이션 결과를 보고 작성했다.Written by Claude (Opus 5.5) from the text, drawings and simulation results.
회로로 볼 수 있는 것What a circuit run could show
도 3의 등가회로(스위칭 TFT, 저장 커패시터, 구동 TFT, 문턱 전압 커패시터)는 시뮬레이션할 수 있고, '긴 채널로 미세 전류'는 구동 TFT L을 바꾸며 OLED 전류를 보면 정량화된다. 그러나 이는 청구항의 레이아웃 특징을 검증하는 것이 아니다.Fig. 3's equivalent circuit (switching TFT, storage capacitor, drive TFT, threshold capacitor) can be simulated, and 'small current from a long channel' can be quantified by sweeping the drive TFT L. That would not verify the claimed layout features.
시뮬레이션 준비도Simulation readiness — 3/6
앞의 두 사례에서 넷리스트를 짜기 전에 필요했던 항목이다. ✗ 항목은 직접 가정해야 한다.Items the two case studies needed before a netlist could be written. Each ✗ must be assumed by you.
| 항목Item | 근거Evidence | |
|---|---|---|
| ✓ | 회로도 도면Circuit diagram | 3 |
| ✗ | 타이밍·파형 도면Timing / waveform figure | |
| ✓ | 소자별 단자 연결 서술Per-device terminal connections | 14 문단·청구항 |
| ✗ | 소자 극성·재료Device polarity / material | |
| ✗ | 전원 전압 수치Supply voltage values | |
| ✓ | 소자 크기(W/L)Device size (W/L) |
도면Drawings
이미지를 누르면 확대된다. 휠·핀치로 배율, 끌어서 이동.Click an image to zoom. Wheel / pinch to scale, drag to pan.
추출된 회로 요소Extracted circuit elements
소자 라벨Device labels
전원Supplies
클록Clocks
노드·신호Nodes & signals
전압 수치Voltage values
| 수치 전압 없음No numeric voltages |
이 보고서의 한계Limits of this report
이 보고서는 공보 문서에서 구조를 자동으로 뽑은 것이다. 회로 동작은 시뮬레이션하지 않았다. 특허 내용의 진위를 확인하려면 사례 보고서처럼 도면에서 넷리스트를, 파형도에서 자극 파일을 손으로 만들어 ngspice + Verilog-A TFT 모델로 돌려야 한다.This report is an automatic structural extraction from the publication. The circuit was not simulated. To check whether the patent's claims hold, build the netlist from the drawings and the stimulus from the timing chart by hand, and run them in ngspice with the Verilog-A TFT model, as in the case reports.
시뮬레이션 검증Simulation check
아직 보고서에 넣은 시뮬레이션이 없다.No simulation has been added to this report yet. 시뮬레이션 편집기 열기 →Open the simulation editor →