공개된 디스플레이 구동·화소 회로 특허가 무엇을 주장하는지 정리하고, ngspice와 Verilog-A TFT 모델(LTPS PMOS·산화물 NMOS)로 발명과 종래 회로를 같은 조건에서 시뮬레이션해 그 주장이 성립하는지 확인한 보고서들이다. 신규성·진보성 판단이나 법률 의견이 아니다.What published display driving and pixel circuit patents claim, and whether the claims hold when the invention and the prior art are simulated under the same conditions with ngspice and a Verilog-A TFT model (LTPS PMOS, oxide NMOS). Not a novelty, inventive-step or legal opinion.
10-2017-0071217 · 2017
앞단·뒷단 출력이 래치를 세트·리셋하는 경로에, 자기 클록이 하이일 때만 켜지는 TFT(M7) 하나를 넣었다. 클록 밖에서 들어오는 글리치는 래치에 닿지 못한다.A single TFT (M7) that conducts only while the stage's own clock is high sits in the path through which the previous and next outputs set and reset the latch, so glitches outside the clock window never reach it.
10-2017-0112036 · 2017
인버터 래치의 PMOS 소스를 리셋 라인(RST)에 연결해 전원이 켜질 때 모든 단을 한 번에 정리하고, 캐리 입력 경로에 클록 게이트(NT4)를 두어 글리치를 막았다.The PMOS source of the inverter latch goes to a reset line (RST) so every stage is cleared at power-on, and a clock gate (NT4) in the carry path blocks glitches.
10-2018-0062185 · 2018 · 시뮬레이션 2건2 runs
Q를 프리차지하는 TFT의 게이트를 띄워 두고 그 TFT 자신의 커플링으로 VGH 위까지 끌어올려, Q가 Vth만큼 손해 보지 않고 VGH로 차게 했다.The gate of the TFT that precharges Q is left floating and pulled above VGH by that TFT's own coupling, so Q charges to VGH without losing a threshold voltage.
EP2738758B1 · 2018 · 시뮬레이션 3건3 runs
시프트 레지스터의 출력은 다음 단으로 넘기는 캐리로만 쓰고, 게이트 라인은 NMOS 3개로 된 출력 유닛이 전원(Vgh/VSS)에서 따로 구동하게 했다.The shift-register output is used only as the carry; the gate line is driven separately from Vgh/VSS by a three-NMOS outputting unit.
10-2012-0129823 · 2012 · 시뮬레이션 6건6 runs
보상 구간에 구동 TFT를 다이오드로 묶어 자기 Vth를 기억하고 동시에 OLED 문턱 전압도 기억한 뒤, 데이터를 커패시터로 더해 발광 전류에서 Vth와 전원 전압을 지운다. OLED가 늙어 문턱이 오르면 전류가 오히려 늘도록 했다.During compensation the drive TFT is diode-connected to store its Vth while the OLED threshold is stored too; data is then added through a capacitor so the emission current loses both Vth and the supply voltage, and rise…
10-2021-0016680 · 2021 · 시뮬레이션 2건2 runs
두 센싱 채널을 각각 두 시점에 샘플링하고 커패시터 네 개를 엇갈려 묶어서, 두 채널에 공통으로 들어온 노이즈와 적분기 오프셋을 빼고 두 전류의 차이만 읽는다.Each of two sensing channels is sampled at two times and the four capacitors are cross-connected, so noise common to both channels and the integrator offsets cancel and only the current difference is read.
10-2019-0129948 · 2019 · 시뮬레이션 2건2 runs
2T1C에 TFT 두 개(T3·T4)를 더해, 보상 구간에 데이터 전압과 기준 전압으로 구동 TFT의 전류를 정해서 구동 TFT의 Vth를 보상한다.Two TFTs (T3, T4) are added to a 2T1C so that, during compensation, the data and a reference voltage set the drive-TFT current and compensate its Vth.
10-2025-0141776 · 2025 · 시뮬레이션 8건8 runs
데이터를 구동 TFT 채널로 흘려 넣지 않고 커패시터 결합으로 소스 쪽에 싣고, 게이트 쪽 스위치(M1)를 끄는 한 순간(잠금 시점)에 그 값을 잡는다. 그래서 스캔 펄스를 1H보다 길게 열어 두어도 앞뒤 행 데이터가 섞이지 않고, Vth 보상 시간도 행 시간과 따로 잡을 수 있다.Data is not pushed through the drive TFT channel but coupled onto its source through a capacitor, and the value is captured at the single instant the gate-side switch (M1) turns off (the lock moment).
10-2017-0060953 · 2017
제1 클럭과 앞단 캐리만으로 Q 노드를 세트·리셋하는 오토 리셋 회로를 두어, 별도 리셋 배선과 맨 끝의 더미 스테이지를 없앴다.An auto-reset circuit sets and resets node Q from the first clock and the previous carry alone, removing the separate reset wiring and the dummy stage at the end.
10-2017-0072514 · 2017
래치를 이루는 NMOS의 소스를 늘 저전위에 두지 않고 리셋 신호선에 연결해서, 트랜지스터를 추가하지 않고 신호만 바꿔 각 단을 초기화한다.The source of a latch NMOS goes to a reset signal line instead of a fixed low supply, so each stage is initialised by changing that signal, with no extra transistors.
10-2017-0072528 · 2017
인버터 두 개로 래치를 만들고 Q·QB에 NMOS 드레인을 달아, 앞단·뒷단 출력으로 래치를 직접 세트·리셋해 스테이지를 단순하게 했다.Two inverters form the latch and NMOS drains on Q and QB let the previous and next outputs set and reset it directly, simplifying the stage.
10-2005-0110940 · 2005
구동 TFT를 두 커패시터 사이에 두고 그 반도체층을 다른 TFT와 같은 열 방향으로 길게 배치해서, 레이저 결정화 방향을 맞추고 채널을 길게 만들었다.The drive TFT sits between the two capacitors and its semiconductor runs along the same column direction as the other TFTs, aligning the laser-crystallisation direction and lengthening the channel.