시뮬레이션 검증
시프트 레지스터 및 이를 이용한 표시장치
Q를 프리차지하는 TFT의 게이트를 띄워 두고 그 TFT 자신의 커플링으로 VGH 위까지 끌어올려, Q가 Vth만큼 손해 보지 않고 VGH로 차게 했다.
7.49 V · Q 프리차지 · 발명 · ΔVth +2 V5.11 V · 같은 조건 · 다이오드 비교예
앙상블 연구소 › 회로 검증 세션
ENSEMBLE SESSIONS · CIRCUIT VERIFICATION
디스플레이 회로
검증 세션
공개된 디스플레이 회로 특허와 논문을 읽고, 회로를 넷리스트로 옮겨 ngspice와 Verilog-A TFT 모델(LTPS PMOS·산화물 NMOS)로 돌립니다. 발명과 종래 회로를 같은 조건에서 비교해, 특허가 말하는 효과가 실제로 나오는지와 어떤 숨은 조건에서만 성립하는지를 확인합니다.
01 · 읽기
청구항·도면·파형에서 회로와 구동 순서를 뽑고, 핵심 아이디어를 한두 문장으로 정리합니다.
02 · 옮기기
도면을 넷리스트로, 파형도를 자극 파일로 옮깁니다. 문서에 없는 값은 가정으로 적습니다.
03 · 비교
Vth 이동, IR 드롭, 노이즈, 결함 같은 조건을 발명과 종래에 똑같이 넣고 돌립니다.
04 · 기록
특허 수치와 나란히 판정하고, 배운 것을 다음 분석의 지식으로 쌓습니다.
16보고서
11시뮬레이션 검증
9출원인·소속
매일KIPRIS·학술지 수집
구동 회로
GIP · 게이트 드라이버 · 시프트 레지스터
시뮬레이션 검증
Gate driving apparatus and display device
시프트 레지스터의 출력은 다음 단으로 넘기는 캐리로만 쓰고, 게이트 라인은 NMOS 3개로 된 출력 유닛이 전원(Vgh/VSS)에서 따로 구동하게 했다.
8.01 V · 캐리 · 발명 · 결함 3 kΩ5.49 V · 캐리 · 종래 · 같은 결함
시뮬레이션 검증
게이트 구동회로 및 이를 포함하는 표시 장치
앞단·뒷단 출력이 래치를 세트·리셋하는 경로에, 자기 클록이 하이일 때만 켜지는 TFT(M7) 하나를 넣었다. 클록 밖에서 들어오는 글리치는 래치에 닿지 못한다.
0 / 8 · 오동작 행 · 발명 · 앞단 글리치7 / 8 · 같은 조건 · M7 제거
보고서 · 수작업 검증 보고서 · 원문 PDF
시뮬레이션 검증
GIP(Gate-In-Panel) 구동회로와 이를 이용한 표시장치
인버터 래치의 PMOS 소스를 리셋 라인(RST)에 연결해 전원이 켜질 때 모든 단을 한 번에 정리하고, 캐리 입력 경로에 클록 게이트(NT4)를 두어 글리치를 막았다.
0 / 8 · 오동작 행 · 발명 · 모든 시나리오8 / 8 · 랜덤 초기값 · PT1 소스=VGH
보고서 · 수작업 검증 보고서 · 원문 PDF
해석
게이트 구동회로와 이를 이용한 표시장치
제1 클럭과 앞단 캐리만으로 Q 노드를 세트·리셋하는 오토 리셋 회로를 두어, 별도 리셋 배선과 맨 끝의 더미 스테이지를 없앴다.
5 / 6 · 시뮬레이션 준비도미실시 · 시뮬레이션 검증
해석
게이트 구동회로와 이를 이용한 표시장치
래치를 이루는 NMOS의 소스를 늘 저전위에 두지 않고 리셋 신호선에 연결해서, 트랜지스터를 추가하지 않고 신호만 바꿔 각 단을 초기화한다.
4 / 6 · 시뮬레이션 준비도미실시 · 시뮬레이션 검증
해석
GIP(Gate In Panel) 구동회로와 이를 이용한 표시장치
인버터 두 개로 래치를 만들고 Q·QB에 NMOS 드레인을 달아, 앞단·뒷단 출력으로 래치를 직접 세트·리셋해 스테이지를 단순하게 했다.
3 / 6 · 시뮬레이션 준비도파형 없음 · 구동 파형도
픽셀 회로
OLED 화소 보상 · Vth · IR 드롭
시뮬레이션 검증
픽셀 회로 및 그의 구동 방법, 디스플레이 패널
데이터를 구동 TFT 채널로 흘려 넣지 않고 커패시터 결합으로 소스 쪽에 싣고, 게이트 쪽 스위치(M1)를 끄는 한 순간(잠금 시점)에 그 값을 잡는다. 그래서 스캔 펄스를 1H보다 길게 열어 두어도 앞뒤 행 데이터가 섞이지 않고, Vth 보상 시간도 행 시간과 따로 잡을 수 있다.
0.17 % · 인접 행 데이터 0~1.4배 → 전류 변화 (잠금)−100 % · 종래 7T1C · 스캔 2H · 앞 행 흑(7 V)
시뮬레이션 검증
픽셀 구동 회로 및 OLED 디스플레이 장치
2T1C에 TFT 두 개(T3·T4)를 더해, 보상 구간에 데이터 전압과 기준 전압으로 구동 TFT의 전류를 정해서 구동 TFT의 Vth를 보상한다.
44 % · OLED 전류 편차 · 4T1C · ΔVth ±0.5 V245 % · 같은 조건 · 종래 2T1C
시뮬레이션 검증
화소 유닛 회로 및 ＯＬＥＤ 표시 장치
보상 구간에 구동 TFT를 다이오드로 묶어 자기 Vth를 기억하고 동시에 OLED 문턱 전압도 기억한 뒤, 데이터를 커패시터로 더해 발광 전류에서 Vth와 전원 전압을 지운다. OLED가 늙어 문턱이 오르면 전류가 오히려 늘도록 했다.
9.7 % · 전류 편차 · 발명 · T21 Vth ±0.6 V (특허 < 2.5 %)2.9 % · 전류 편차 · 발명 · IR 드롭 ±0.5 V (특허 ≤ 3.5 %)
시뮬레이션 검증
OLED 화소 보상 회로 (8T1C, 누설 보상)
기록 단계에서 게이트를 Vdata−|Vth|로 맞춰 Vth를 지우고, 누설 경로를 나눠 발광 중 게이트 전압 강하를 줄인다는 주장이다.
Vth 0.8→1.4 V에서 전류 변화 4~6%누설 우위는 30칸 중 3칸만
시뮬레이션 검증
Vth 추출식과 부트스트랩 유지
화소에서 Vth를 추출하는 식과, 저장 커패시터 결합으로 Vgs를 유지한다는 주장이다. 식 자체는 유도되지만 결합비가 명세에 없다.
식 유도 재현결합비 α 값 없음 · 판정 보류
소자 · 열화
OLED 열화 보상 · 센싱 · TFT 신뢰성
시뮬레이션 검증
OLED 구동 특성 검출 회로 및 이를 포함하는 유기 발광 표시 장치
두 센싱 채널을 각각 두 시점에 샘플링하고 커패시터 네 개를 엇갈려 묶어서, 두 채널에 공통으로 들어온 노이즈와 적분기 오프셋을 빼고 두 전류의 차이만 읽는다.
199.7 mV · 발명 출력 · 노이즈 0/1/2배 모두0.00 % · 발명 출력 편차
다음 차례
Floating-Gate IGZO Thin-Film Transistor Employing Split-Gate to Enable Tunable Subthreshold Swing for AMOLED Pixel Circuits
소자 논문. 읽고 회로 쪽 의미(어느 보상·구동 기법과 연결되는지)를 정리할 차례다.
다음 차례
Impact of Drain Bias on Degradation of Amorphous-InGaZnO Thin-Film Transistors
소자 논문. 읽고 회로 쪽 의미(어느 보상·구동 기법과 연결되는지)를 정리할 차례다.
다음 차례
Extraction of Carrier Impact Ionization Rate in Poly-Si Films Based on TCAD Simulation of Thin-Film Transistors
소자 논문. 읽고 회로 쪽 의미(어느 보상·구동 기법과 연결되는지)를 정리할 차례다.
시스템 · 레이아웃
구동 방식 · 화소 배치 · CAD
시뮬레이션 검증
픽셀 업데이트 기반 구동 (업데이트 신호)
바뀐 픽셀만 업데이트 신호로 보내 전송량을 줄인다는 주장이다. 로직 수준으로 재현하면 0xFF 플래그 방식에서는 바뀐 픽셀의 새 값이 사라진다.
업데이트 흐름 재현 (로직)플래그 방식 99.6% 손실
해석
OLED 픽셀 레이아웃 CAD 도면화
픽셀 구조를 ACT·GATE·DATA·VDD·CAP·ANODE 레이어로 나눈 DXF·DWG 초안이다. 치수는 예시값(피치 60 µm)이고 제조용이 아니다.
5T1C 2×2 · 2T1C · 사진 기반 레이어 분해
해석
발광 표시 장치
구동 TFT를 두 커패시터 사이에 두고 그 반도체층을 다른 TFT와 같은 열 방향으로 길게 배치해서, 레이저 결정화 방향을 맞추고 채널을 길게 만들었다.
레이아웃 · 청구 대상3 / 6 · 시뮬레이션 준비도
검증하면서 배운 것
- 특허 수치는 숨은 조건에서만 성립합니다. Vth 보상은 보상 시간이 충분할 때, 노이즈 제거는 두 채널이 정합될 때, CMOS 래치는 크기 비(3.4~5.7배)를 맞출 때만 주장대로 나옵니다.
- Vth 보상은 확실하지만 완전하지 않습니다. 같은 조건에서 2T1C의 전류 편차 245%가 보상 회로로 9.7~44%까지 줄지만 0이 되지는 않습니다.
- 특허는 계보를 이룹니다. 같은 회사의 다음 출원이 앞 구조의 실패를 고칩니다(예: 간소화 래치 → 클록 게이트를 더해 글리치 오동작 7/8행 → 0/8행).
특허의 신규성·진보성 판단이나 법률 의견이 아닙니다. TFT 모델 카드는 합성 데이터에서 뽑은 25 °C 값이라, 수치는 특정 공정의 마진이 아니라 회로 원리가 성립하는지를 보는 데 씁니다. 회사 내부 자료와 미공개 자료는 쓰지 않습니다.